《计算机组成实验》
课程设计

适用专业： 计算机、人工智能类专业

专　　业：

班　　级：

学　　号：

姓　　名：

指导教师：

实验学期： 202　-202　学年第　 学期

西 南 交 通 大 学

计算机与人工智能学院

计算机核心部件的设计

一. **实验目的：**通过学习简单的指令系统及其各指令的操作流程，用 Verilog HDL 语言实现简单的处理器模块，并通过调用存储器模块，将处理器模块和存储器模块连接形 成简化的计算机核心部件组成的系统。

二. 实验内容

1. 用 Verilog HDL 语言实现简单的处理器模块。
2. 调用存储器模块设计 64×8 的存储器模块。
3. 将简单的处理器模块和存储器模块连接形成简单的计算机核心部件组成的系统。
4. 将指令序列存入存储器，然后分析指令执行流程。

三. **预习要求：**1、学习简单指令集。2、学习各指令的操作流程。

四. 实验报告

1. BLOCK 图

2. 程序设计

3. 仿真波形图

4. 实验感想